Python与ArcGIS系列(一)ArcGIS中使用Python

news/2025/2/9 10:03:58 标签: python, arcgis, gis, 地理信息, gis自动化, arcpy

目录

0 简述

按照惯例,作为本系列专栏的第一篇,先简单地介绍下本系列文章的内容:通过python语言创建gis>arcgis环境脚本、将脚本以工具箱形式存放在gis>arcgis中、通过脚本自动执行地理处理、数据修复、查找和编辑要素等,以及一系列提高gis工作效率的开发功能案例。

本篇介绍如何在gis>arcgis中编写并运行python脚本。就gis>arcgispython窗口来说,它可以方便地用来测试小型代码以及执行地理处理工具,对于普通的gis工作者而言足以完成想要的开发功能。

这里也介绍下arcpyarcpy是一个 python 包,通过这个包就可以执行地理数据分析、数据转换、数据管理和地图自动化。arcpy调用ArcGIS中任意工具,将其与其他python工具结合使用,就形成自己的工作流程。arcpy的使用需要基于gis>arcgis软件的环境。


gis>arcgispython_8">1 gis>arcgis中的python窗口


打开python窗口:

第一种方式:在“地理处理”工具栏下的“python”,打开python窗口;
在这里插入图片描述
第二种方式:直接点击工具栏下的“python”,打开python窗口。
在这里插入图片描述
打开后的窗口可以调整大小和位置,也可以在gis>arcgis软件界面中进行悬停。
在这里插入图片描述


python窗口的一些设置:

python窗口中右键,可以调整窗口的一些格式,如下。
在这里插入图片描述
在这里插入图片描述


2 开始编写代码

gis>arcgispython窗口也提供了代码补全功能,除了常用的python常用语句补全外,对于arcpy包中的相关函数也会自动补全,极大地方便了我们的代码编写。以下为简单展示:

代码展示:
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述


http://www.niftyadmin.cn/n/5172216.html

相关文章

详解vue-router中的导航守卫

导航守卫是什么 按照官方文档说明,vue-router 提供的导航守卫主要用来通过跳转或取消的方式守卫导航。这里有很多方式植入路由导航中:全局的,单个路由独享的,或者组件级的。 在 vue-router 中,导航守卫是一种非常重要…

AMD64内存属性详解

本文参考文档为AMD64 Architecture Programmer’s Manual Volume 2: System Programming,版本号3.41,这不是对原英文文档的翻译,但是所有内容的排版都是根据原手册的排版来的,如有与官方文档冲突的内容,以官方文档为准…

Spring源码系列-Spring事务

声明式事务 spring事务,是通过数据库连接来实现的,当前线程中保存了一个map,key是数据原,value是数据库连接 我们说的同一个事务,其实指的是同一个数据库连接,只有拥有同一个数据库连接才能同时提交和回滚。…

应对.locked勒索病毒:恢复、预防全方位攻略

导言: .locked勒索病毒并非简单的数字威胁,它是一场对个人和企业数字资产的精密审判。这种病毒通过各种方式感染系统,从而以瞬间之间将用户的关键文件变成数字拼图,无情地要求赎金以换取解锁的密钥。如果您正在经历勒索病毒数据恢…

EDA实验----四选一多路选择器设计(QuartusII)

目录 一.实验目的 二.实验仪器设备 三.实验原理: 四.实验要求 五.实验内容及步骤 1.实验内容 2.实验步骤 六.实验报告 七.实验过程 1.创建Verilog文件,写代码 2.波形仿真 …

【图论实战】Boost学习 02:基本类型

/* 顶点 */ // 描述 typedef boost::graph_traits < graph_t >::vertex_descriptor vertex_descriptor; // 迭代器方式一&#xff1a;vp中的一对迭代器分别指向第一个顶点和最后的一个顶点之后 typedef boost::graph_traits < graph_t >::vertex_iterator vi…

hdlbits系列verilog解答(100位加法器)-42

文章目录 一、问题描述二、verilog源码三、仿真结果一、问题描述 通过实例化 100 个完整加法器来创建一个 100 位二进制纹波进位加法器。加法器将两个 100 位数字和一个进位相加,以产生一个 100 位的总和并执行。为了鼓励您实际实例化全加法器,还要在纹波进位加法器中输出每…

hdlbits系列verilog解答(缩减语句)-38

文章目录 一、问题描述二、verilog源码三、仿真结果一、问题描述 您已经熟悉两个值之间的按位运算,例如 a & b 或 a ^ b .有时,您希望创建一个多个位的门,该门对一个向量的所有位进行操作,例如 (a[0] & a[1] & a[2] & a[3] … ) ,如果向量很长,这会变得…